In der Praxis werden Regler häufig digital auf Mikrocontrollern implementiert. Dabei wird der Istwert nicht kontinuierlich, sondern nur zu diskreten Zeitpunkten (den Abtastzeitpunkten) gemessen. Die Stellgröße wird ebenfalls nur zu diesen Zeitpunkten neu berechnet und dann für die Dauer eines Abtastintervalls konstant gehalten (Zero-Order Hold).
Die Wahl der Abtastzeit `T_a` hat einen signifikanten Einfluss auf die Stabilität und Performanz des digitalen Regelkreises. Eine zu große Abtastzeit führt zu Informationsverlust und Totzeiten, was das Systemverhalten verschlechtern oder sogar zur Instabilität führen kann. Eine sehr kleine Abtastzeit erhöht den Rechenaufwand und kann durch Quantisierungseffekte limitiert sein.
Wir betrachten ein PT1-System (K=1, T=1), das mit einem P-Regler (Kp=5) auf den Sollwert 1 geregelt wird. Vergleichen Sie das Verhalten des idealen kontinuierlichen Reglers mit dem des digitalen Reglers bei unterschiedlichen Abtastzeiten.
Die Abtastzeit ist ein kritischer Parameter in der digitalen Regelung. Sie muss klein genug sein, um die relevante Systemdynamik zu erfassen (Faustregel: ca. 10-20 mal schneller als die dominante Systemzeitkonstante oder die gewünschte Anstiegszeit), aber nicht unnötig klein, um Rechenleistung zu sparen und Quantisierungsprobleme zu vermeiden. Wie das Beispiel zeigt, kann eine zu große Abtastzeit die Regelgüte drastisch reduzieren und zur Instabilität führen.